您好!! 訪客  |  網站首頁  |    |    |  忘記密碼

以薄膜層進行銅導線晶片之銲線製程方法

專利國別: 中華民國  發表日期: 2009-06-24 09:37:42  最後修改: 2009-06-24 09:37:42

項目 內容
本校案號 P92009
發明人 鄭友仁、邱桑茂
所屬院 工學院
所屬系所 機械工程學系所
類型 發明
申請號 093108355
申請日期 2004/3/26
公告號 I236078
公告/公開日期 2005/07/11
證書號 發明第I236078號
核准日期 2005/7/11
國際分類號 H01L21/60
專利權期間 2005/07/11~2024/03/25
專利摘要 本發明提出一種以薄膜層進行銅導線晶片之銲線製程方法,其目的在於解決習知銅導線晶片於銲線時,因銅銲墊氧化而導致銲點強度不佳,進而影響製程良率之問題。本發明所提出之以薄膜層進行銅導線晶片之銲線製程方法,其包含提供一晶片,該晶片具有一銅銲墊;提供一溶液使得該些銅銲墊上形成氧化亞銅薄膜;以及製作一銲線於該銅銲墊,並同時提供一超音波移除該氧化亞銅薄膜,使得該銲線的銲點建立於該銅銲墊上。
專利權人 國立中正大學