您好!! 訪客  |  網站首頁  |    |    |  忘記密碼

可應用於內容可定位址記憶體之AND型比較線電路結構

專利國別: 中華民國  發表日期: 2009-06-24 10:42:27  最後修改: 2009-06-24 10:42:27

項目 內容
本校案號 P93017
發明人 王進賢、陳家政、李鴻瑜
所屬院 工學院
所屬系所 電機工程學系所
類型 發明
申請號 094124219
申請日期 2005/7/15
公告號 I265529
公告/公開日期 2006/11/01
證書號 發明第I265529號
核准日期 2006/11/1
國際分類號 G11C8/02
專利權期間 2006/11/01~2025/07/14
專利摘要 本發明係提供一種可應用於內容可定址記憶體之AND型比較線電路結構,其利用虛擬無根式時脈資料預充電動態電路作為AND型比較線電路結構,虛擬無根式時脈資料預充電動態電路係由複數級電路組成,每一級電路係由一CMOS耦合複數NMOS,CMOS連接一反相器輸入端及一PMOS,反相器係與該PMOS並聯,反相器輸出端連接下一級電路之CMOS閘極端,虛擬無根式時脈資料預充電動態電路分別在其最後一級電路由最後一級電路之反相器輸出端連接至一AND邏輯閘電路。使得AND型比較線電路結構應用於低功率消耗與高比對速度內容可定址記憶體時,AND型比較線電路結構的比對速度將能夠大幅提昇,並可應用在內容可定址記憶體編譯器的開發。
專利權人 國立中正大學