|
專利國別 |
中華民國 |
發表日期 |
2014-02-14 10:07:53 |
|
專利讓與 |
第一次公告 一、依據經濟部科學技術研究發展成果歸屬及運用辦法第22條規定辦理。 二、依據本校第280次智慧財產權審議委員會辦理。 三、公告日：2018年04月11日（星期四）。 四、公告讓與期間：自公告日起3個月。
第二次公告 一、依據經濟部科學技術研究發展成果歸屬及運用辦法第22條規定辦理。 二、依據本校第324次智慧財產權審議委員會辦理。 三、公告日：2021年08月18日（星期三）。 四、公告讓與期間：自公告日起3個月。 五、敬請有興趣辦理受讓之廠商，或對受讓申請程序有任何疑問者，聯繫研發處技術推廣中心洽談，電話：05-2720411轉16501、16505。 |
||
|
本校案號 |
P101037 |
||
|
專利名稱 |
十電晶體靜態隨機存取記憶體架構 |
||
|
發明人 |
蔡宗亨、嚴建安 |
||
|
所屬院 |
工學院 |
提案單位 |
晶片系統研究中心 |
|
類型 |
發明 |
專利權人 |
國立中正大學 |
|
申請號 |
097147569 |
申請日期 |
2008-12-05 |
|
公開號 |
201023183 |
公開日期 |
2010-06-16 |
|
證書號 |
I412037 |
核准日期 |
2013-10-11 |
|
國際分類號 |
G11C-011/41(2006.01)；G11C-011/413(2006.01) |
||
|
專利權期間 |
2013.10.11~2028.12.04 |
||
|
專利摘要 |
本發明提出一種十電晶體(10 Transistor)靜態隨機存取記憶體(Static Random Access Memory,SRAM)架構。藉由在六電晶體靜態隨機存取記憶單元(Memory Cell)架構加上兩個額外的對稱資料存取路徑組成。而單一個資料存取路徑共有兩個電晶體。透過額外的讀取路徑,讀取之訊號不再由記憶體單元趨動,因此記憶體單元內電晶體的尺寸設計不再受限於所需的趨動能力,可以使用最小尺寸以提供較高操作速度,適合高速數位電路應用。在記憶體單元的設計上,也可達到全域式靜態雜訊邊界。 |
||
|
圖示 |
|||
