

|
專利國別 |
美國 |
發表日期 |
2014-08-14 11:19:55 |
|
專利讓與 |
一、依據經濟部科學技術研究發展成果歸屬及運用辦法第22條規定辦理。 二、公告日:2016年01月29日(星期五)。 三、公告讓與期間:自公告日起3個月。 四、敬請有興趣辦理受讓之廠商,或對受讓申請程序有任何疑問者,聯繫研發處技術推廣中心洽談,電話:05-2720411轉16501、16504。 |
||
|
本校案號 |
P100056A |
||
|
專利名稱 |
嵌入式方塊編碼模組中組態產生模組與算術編碼模組處理資料之方法「DATA PROCESSING METHOD IN EMBEDDED BLOCK CODING WITH OPTIMIZED TRUNCATION MODULE」 |
||
|
發明人 |
葉經緯、徐膺傑、王進賢 |
||
|
所屬院 |
工學院 |
提案單位 |
晶片系統研究中心 |
|
類型 |
發明 |
專利權人 |
國立中正大學 |
|
申請號 |
11/496,529 |
申請日期 |
2006-08-01 |
|
公開號 |
US 2008-0031532 A1 |
公開日期 |
2008-02-07 |
|
證書號 |
US 7,865,025 B2 |
核准日期 |
2011-01-04 |
|
國際分類號 |
G06K-009/36(2006.01) |
||
|
專利權期間 |
2006.08.01~2026.08.01(延長1191天至2029.11.04) |
||
|
專利摘要 |
A data processing method for a context formation module and an arithmetic encoder in an embedded block coding with optimized truncation (EBCOT) module includes inputting column-based data into the context formation module, controlling the context formation module with a finite state so that the context formation module has a constant valid output in each clock cycle, separating the calculation and the normalization operation of registers into different pipeline stages of the arithmetic encoder, and interleaving inputs so that two different data are inputted into the arithmetic encoder in one clock cycle difference. |
||
|
圖示 |
|||

