專利國別

  日本   

發表日期

2014-12-10 14:12:57

專利讓與

一、依據科技部中華民國104年10月07日科部產字第1040052703號辦理。

二、公告日：2015年10月13日（星期二）。

三、公告讓與期間：自公告日起3個月。

四、敬請有興趣辦理受讓之廠商，或對受讓申請程序有任何疑問者，聯繫研發處技術推廣中心洽談，電話：05-2720411轉16501、16504。

本校案號

P91002J

專利名稱

具單一延遲線及最少化工作延遲細胞元之延遲鎖定迴路「単一ディレイ線及び最小化工作ディレイセルを有するディレイロック回路」

發明人

王進賢、王義明

所屬院

工學院

提案單位

電機工程學系暨研究所

類型

發明

專利權人

國立中正大學

申請號

2002-373899

申請日期

2002-12-25

公開號

2004-187245

公開日期

2004-02-07

證書號

特許第3849871號

核准日期

2006-09-08

國際分類號

G06F-001/06(2006.01)；H03K-005/14(2006.01)；H03L-007/00(2006.01)

專利權期間

2002.12.25~2022.12.24

專利摘要

本發明係一種具有單一延遲線及最少化工作延遲細胞元之延遲鎖定電路，其中包括有時脈訊號流程控制機制與延遲細胞元排列的轉置，於該流程控制機構下，該延遲鎖定電路僅須單一的時脈延遲線，此單一的時脈延遲線將同時具備時脈扭曲的量測與同步時脈的功能，且去除了原先存在量測與同步延遲線中彼此相互匹配的問題；另該延遲細胞元排列的轉置則使得運作的延遲細胞元個數得到最小化的結果，同時又獲得進一步功率消耗的減少。

圖示