專利國別

  中華民國   

發表日期

2009-06-24 10:42:27

本校案號

P93017

專利名稱

可應用於內容可定址記憶體之AND型比較線電路結構

發明人

王進賢、陳家政、李鴻瑜

所屬院

工學院

提案單位

電機工程學系暨研究所

類型

發明

專利權人

國立中正大學

申請號

094124219

申請日期

2005-07-15

公開號

200703363

公開日期

2007-01-16

證書號

I265529

核准日期

2006-11-01

國際分類號

G11C-008/02(2006.01)

專利權期間

2006.11.01~2025.07.14

專利摘要

本發明係提供一種可應用於內容可定址記憶體之AND型比較線電路結構，其利用虛擬無根式時脈資料預充電動態電路作為AND型比較線電路結構，虛擬無根式時脈資料預充電動態電路係由複數級電路組成，每一級電路係由一CMOS耦合複數NMOS，CMOS連接一反相器輸入端及一PMOS，反相器係與該PMOS並聯，反相器輸出端連接下一級電路之CMOS閘極端，虛擬無根式時脈資料預充電動態電路分別在其最後一級電路由最後一級電路之反相器輸出端連接至一AND邏輯閘電路。使得AND型比較線電路結構應用於低功率消耗與高比對速度內容可定址記憶體時，AND型比較線電路結構的比對速度將能夠大幅提昇，並可應用在內容可定址記憶體編譯器的開發。

圖示