專利國別

  中華民國   

發表日期

2009-10-26 09:43:23

本校案號

P98024

專利名稱

多字串比對協同處理器之快速捨棄字元架構及字串預先處理方法

發明人

陳添福、鄭傑仁

所屬院

工學院

提案單位

晶片系統研究中心

類型

發明

專利權人

國立中正大學

申請號

095115140

申請日期

2006-04-27

公開號

200742387

公開日期

2007-11-01

證書號

I305989

核准日期

2009-02-01

國際分類號

H04L-009/28(2006.01)；G06F-005/01(2006.01)

專利權期間

2009.02.01~2026.04.26

專利摘要

一種快速捨棄字元之多字串比對架構,其係使用位移引擎以含有錯誤位移値以及特徵値之錯誤位移表來快速過濾特徵字串可能出現之位置,並藉由檢查特徵値以減少位移引擎誤判機率。再者,使用檢索引擎進行完整之特徵字串比對工作,且不論此完整搜尋結果如何,為減少重覆比對次數,檢索引擎在結束完整特徵字串比對後,根據檢索表所提供之捨棄字元數目來省略多個被比對字串之字元。

圖示