專利國別

  中華民國   

發表日期

2015-06-16 15:03:46

本校案號

P102035

專利名稱

使用平行處理機模擬循序處理機之方法

發明人

羅習五

所屬院

工學院

提案單位

晶片系統研究中心

類型

發明

專利權人

國立中正大學

申請號

097121066

申請日期

2008-06-06

公開號

200951821

公開日期

2009-12-16

證書號

I466025

核准日期

2014-12-21

國際分類號

G06F-009/48(2006.01)；G06F-009/455(2006.01)

專利權期間

2014.12.21~2028.06.05

專利摘要

一種使用平行處理機(第一處理器)模擬循序處理機(第二處理器)之方法，係於中斷發生時，中斷管理單元會先由symbol table中查詢應該將中斷點設定於何處，之後於該處設定一個中斷點，當第一處理器執行到該指令時，該第一處理器則開始模擬第二處理器處理中斷的行為。藉此，可快速、有效及正確進行所需之中斷模擬。

圖示