|
專利國別 |
中華民國 |
發表日期 |
2022-05-04 11:27:05 |
|
本校案號 |
P109007TW |
||
|
專利名稱 |
可變延遲計算裝置 |
||
|
發明人 |
林泰吉、胡祐嘉、丁意軒、王進賢 |
||
|
所屬院 |
工學院 |
提案單位 |
晶片系統研究中心 |
|
類型 |
發明 |
專利權人 |
國立中正大學 |
|
申請號 |
109141625 |
申請日期 |
2020.11.26 |
|
公開號 |
TW202221533A
|
公開日期 |
2022.06.01
|
|
證書號 |
發明第I760942號 |
核准日期 |
2022.04.11 |
|
國際分類號 |
G06F 17/16(2006.01); G06F 7/36(2006.01); G06F 13/16(2006.01); G06N 3/02(2006.01) |
||
|
專利權期間 |
2022/04/11 ~ 2040/11/25 |
||
|
專利摘要 |
一種可變延遲計算裝置，包括一計算模組、複數個致能單元、一儲存運算單元與一偵測控制器。致能單元區分為至少二個群組。儲存運算單元包括字元線與位元線。致能單元致能字元線，儲存運算單元累加對應被致能之字元線的每一位元線所對應之資料值，以計算出分別對應所有位元線之第一累加值。在第一累加值之總和大於一閥值時，偵測控制器控制計算模組停止接收第一累加值，並輪流關閉至少二個群組，使儲存運算單元在不同時段計算出分別對應所有位元線之第二累加值，計算模組接收並計算對應至少二個群組之所有第二累加值，以產生一計算值。  |
||
|
圖示 |
|||
