技轉分類

  晶片設計   

發表日期

2016-02-19 10:46:32

本校案號

名稱

微處理器中變異引發之動態路徑時脈餘裕的晶片內建量測方法

發明人

林泰吉

所屬院

工學院

提案單位

晶片系統研究中心

授權權限

被授權方得利用本授權技術自行研發或添加之衍生技術或附加技術

授權範圍

中華民國管轄地區

授權方式

非專屬授權

技術類型

Know-how

技術來源

科技部補助

技術內容摘要

積體電路製造技術持續進步，晶片上電晶體尺寸不斷縮小、更快速，也就是可以在晶片上整合更多更高速的電晶體，增加晶片效能、功能更豐富；除高度整合隨之而來的耗電與散熱問題亟待解決，電晶體微小化面臨的製造變異及電路效能、特性移更使得生產良率受到嚴峻考驗。然而在高度整合的微處理器或系統晶片中分析變異、特性飄移是非常困難的，本技術為量測因PVTD變異所引發之全晶片動態slack變化之方法；也就是佈建timing margin detector(TMD)設計於微處理器或是微控制器之管線暫存器，再以序列式介面scanout裝設於TMD輸出log buffer，在MPU/MCU程式運作環境參數不變的前提，不斷重複執行使用者欲觀察之程式獲得所有路徑在執行此程式每個時脈週期的timing slack，和disassembled的instructions對照可觀察實際晶片在低電壓操作時的實際狀況。此技術除可用於發展用於測試晶片操作速度之critical test program，更可以協助發展最佳化程式產生等相關系統軟體。由於本技術提出之設計為全同步、可合成之數位電路，除了可直接下線直接量測晶片結果外，更可在FPGA先行驗證，大幅縮短系統開發時程。

授權金及衍生利益金

1.授權金(技術使用費):NT$40萬

2.衍生利益金百分百:2%

3.可另議

廠商資格/條件

一、產業類別: 積體電路、微處理器/微控制器

二、應具備之專門技術:積體電路設計

三、應有之機具設備:高速DIO或邏輯分析儀

四、應有之研究或技術人員人數

五、資本額/營業地區

六、其他條件

發明人聯繫資料

姓名:林泰吉  單位:晶片系統研究中心

電話:05-2720411#33134

傳真:05-2720859

E-mail: tjlin@cs.ccu.edu.tw