專利國別

  中華民國   

發表日期

2012-09-05 16:02:05

專利讓與

一、依據本校第245次智慧財產權審議委員會辦理。

二、公告日：2019年01月25日（星期五）。

三、公告讓與期間：自公告日起3個月。

四、敬請有興趣辦理受讓之廠商，或對受讓申請程序有任何疑問者，聯繫研發處技術推廣中心洽談，電話：05-2720411轉16501、16504。

本校案號

P99027

專利名稱

用以增進處理器效能提供以擺動架構建構區域性動態調整執行時間之方法

發明人

周書玄、張鳴谷、詹易晁、陳添福

所屬院

工學院

提案單位

晶片系統研究中心

類型

發明

專利權人

國立中正大學

申請號

096140083

申請日期

2007-10-25

公開號

200919137

公開日期

2009-05-01

證書號

I346856

核准日期

2011-08-11

國際分類號

G06F-001/08(2006.01)；G06F-001/32(2006.01)

專利權期間

2011.08.11~2027.10.24

專利摘要

一種用以增進處理器效能提供以擺動架構建構區域性動態調整執行時間之方法，係包含組合邏輯單元、雙軌正反、同步路徑控制器及預測時間單元；可由正、負緣時脈訊號線進行觸發驅動，利用錯開時間差之方式擷取計算完成之資料，以達動態調整執行時間之效，並接收預測執行時間資訊與控制內部路徑，且將計算完的資料擺動至雙軌正反器上，並配合預測時間單元，其可預測電路執行之時間，以判斷擺動資料傳輸至雙軌正反器之其中一正反器中，且藉由不同之時脈驅動時間形成多個執行時間之效果。藉此，可增進低電壓下處理器之效能與可靠性。

圖示