跳到主要內容區
:::

【專利公告讓與】P100053A-低電壓內容可定址記憶體之讀取與比對電路「READ AND MATCH CIRCUIT FOR LOW-VOLTAGE CONTENT ADDRESSABLE MEMORY」

讓與-上隔線

專利國別

  美國   

發表日期

2015-01-14 09:13:16

專利讓與

一、依據本校第272次智慧財產權審議委員會辦理。

二、公告日:2018年11月20日(星期二)。

三、公告讓與期間:自公告日起3個月。

四、敬請有興趣辦理受讓之廠商,或對受讓申請程序有任何疑問者,聯繫發處技術推廣中心洽談,電話:05-2720411轉16501、16504。

本校案號

P100053A

專利名稱

低電壓內容可定址記憶體之讀與比對電路「READ AND MATCH CIRCUIT FOR LOW-VOLTAGE CONTENT ADDRESSABLE MEMORY」

發明人

王進賢、陳泰安

所屬院

工學院

提案單位

晶片系統研究中心

類型

發明

專利權人

國立中正大學

申請號

12/436,883

申請日期

2009-05-07

公開號

US 2010-0142242 A1

公開日期

2010-06-10

證書號

US 8,000,120 B2

核准日期

2011-08-16

國際分類號

G11C-015/00(2006.01)

專利權期間

2009.05.07~2029.05.07(延長142天至2029.09.26)

專利摘要

A read,write,and match circuit for a low-voltage content addressable memory.A write circuit inputs signals for storing data in the memory cells,a read circuit retrives the stored data from the memory cells,and a match circuit compares the data stored in the memory cell with the data searched by the match circuit.The circuits for writing ,reading and matching are separated from each other and exempt from mutual interference.

圖示

100053-US

讓與-下隔線

瀏覽數:
登入成功