【專利公告讓與】P101007A-階層化陣列搭配動態區段防護之源極編碼NOR型唯讀記憶體「NOR-TYPE ROM WITH HIERARCHICAL-BL STRUCTURE, DYNAMIC SEGMENTATION SHIELDING, AND SOURCE PROGRAMMING」

|
專利國別 |
美國 |
發表日期 |
2021-11-02 15:52:55 |
|
專利讓與 |
一、依據本校第327次智慧財產權審議委員會辦理。 二、公告日:2021年11月02日(星期二)。 三、公告讓與期間:自公告日起3個月。 四、敬請有興趣辦理受讓之廠商,或對受讓申請程序有任何疑問者,聯繫研發處技術推廣中心洽談,電話:05-2720411轉16501、16505。 |
||
|
本校案號 |
P101007A |
||
|
專利名稱 |
階層化陣列搭配動態區段防護之源極編碼NOR型唯讀記憶體「NOR-TYPE ROM WITH HIERARCHICAL-BL STRUCTURE, DYNAMIC SEGMENTATION SHIELDING, AND SOURCE PROGRAMMING」 |
||
|
發明人 |
王進賢、王昭翔 |
||
|
所屬院 |
工學院 |
提案單位 |
電機工程學系暨研究所 |
|
類型 |
發明 |
專利權人 |
國立中正大學 |
|
申請號 |
13/905,577 |
申請日期 |
2013-05-30 |
|
公開號 |
|
公開日期 |
|
|
證書號 |
US 8,824,185 B1 |
核准日期 |
2014-09-02 |
|
國際分類號 |
G11C-017/00(2006.01) |
||
|
專利權期間 |
2013.05.30~2033.05.30 |
||
|
專利摘要 |
A NOR-type ROM with hierarchical-BL structure, dynamic segmentation shielding, and source programming includes a plurality of bitcells forming a plurality of cell arrays, a plurality of WLs, a plurality of local bit lines LBLs electrically connected with the drains of the bitcells, a plurality of odd/even selection circuits electrically connected the LBLs that the bitcells in one of the cell array correspond to, a plurality of GBLs electrically connected the odd/even selection circuits that the bitcells in columns correspond to, and a plurality of odd-even precharge circuits electrically connected with the GBLs. The source of each bitcell is selectively grounded or floating according to the code-pattern. |
||
|
圖示 |
|||



